( en | de | ru )

 

Disambiguierung von "Wallberg, John L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Injection Spurs due to Reference Frequency Retiming by a Channel Dependent Clock at the ADPLL RF Output and its Mitigation.

, , und . ISCAS, Seite 3291-3294. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

John L Humm

John L MacLaughlin

Uwe Wallberg

Günther Wallberg

Annerose Wallberg

 

Weitere Publikationen von Autoren mit dem selben Namen

Sigma-Delta Noise Shaping for Digital-to-Frequency and Digital-to-RF-Amplitude Conversion., , , , und . IWSOC, Seite 154-159. IEEE Computer Society, (2005)Software Assisted Digital RF Processor for Single-Chip GSM Radio in 90 nm CMOS., , , , , , , , , und 3 andere Autor(en). CICC, Seite 81-84. IEEE, (2006)Injection Spurs due to Reference Frequency Retiming by a Channel Dependent Clock at the ADPLL RF Output and its Mitigation., , und . ISCAS, Seite 3291-3294. IEEE, (2007)All-digital PLL and transmitter for mobile phones., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 40 (12): 2469-2482 (2005)All-digital TX frequency synthesizer and discrete-time receiver for Bluetooth radio in 130-nm CMOS., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 39 (12): 2278-2291 (2004)1.3 V 20 ps time-to-digital converter for frequency synthesis in 90-nm CMOS., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (3): 220-224 (2006)Quantization Noise Improvement of Time to Digital Converter (TDC) for ADPLL., , , , , , , , und . ISCAS, Seite 1020-1023. IEEE, (2009)A 24mm2 Quad-Band Single-Chip GSM Radio with Transmitter Calibration in 90nm Digital CMOS., , , , , , , , , und 23 andere Autor(en). ISSCC, Seite 208-209. IEEE, (2008)A 0.8mm2 all-digital SAW-less polar transmitter in 65nm EDGE SoC., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 58-59. IEEE, (2010)A discrete time quad-band GSM/GPRS receiver in a 90nm digital CMOS process., , , , , , , , , und 10 andere Autor(en). CICC, Seite 809-812. IEEE, (2005)