Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Gate Leakage Impact on Full Open Defects in Interconnect Lines., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (12): 2209-2220 (2011)ITC 2003 Roundtable: Design for Manufacturability., , , , und . IEEE Des. Test Comput., 21 (2): 144-156 (2004)Memory Testing Under Different Stress Conditions: An Industrial Evaluation., , , , , und . DATE, Seite 438-443. IEEE Computer Society, (2005)Improving Diagnostic Resolution of Delay Faults using Path Delay Fault Model., , , , , und . VTS, Seite 345-350. IEEE Computer Society, (2003)Memory Testing Under Different Stress Conditions: An Industrial Evaluation, , , , , und . CoRR, (2007)Diagnosis of Interconnect Full Open Defects in the Presence of Fan-Out., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (12): 1911-1922 (2011)Memory testing improvements through different stress conditions., , , , , und . ESSCIRC, Seite 299-302. IEEE, (2005)Diagnosis of full open defects in interconnect lines with fan-out., , , , , und . European Test Symposium, Seite 233-238. IEEE Computer Society, (2010)Modeling Power Supply Noise in Delay Testing., , , , , , , , und . IEEE Des. Test Comput., 24 (3): 226-234 (2007)Systematic Defects in Deep Sub-Micron Technologies., , , , und . ITC, Seite 290-299. IEEE Computer Society, (2004)