( en | de | ru )

 

Disambiguierung von "Hashimoto, Masanori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Critical path isolation for time-to-failure extension and lower voltage operation.

, , und . ICCAD, Seite 63. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Setsuko Hashimoto

Marcelo Hashimoto

Jujiro Hashimoto

Yoko Hashimoto

 

Weitere Publikationen von Autoren mit dem selben Namen

Quantitative Prediction of On-Chip Capacitive and Inductive Crosstalk Noise and Tradeoff between Wire Cross-Sectional Area and Inductive Crosstalk Effect., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (4): 724-731 (2007)Successive Pad Assignment for Minimizing Supply Voltage Drop., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 88-A (12): 3429-3436 (2005)On-Chip Thermal Gradient Analysis Considering Interdependence between Leakage Power and Temperature., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 89-A (12): 3491-3499 (2006)Transistor Sizing of LCD Driver Circuit for Technology Migration., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (12): 2712-2717 (2007)Accuracy Enhancement of Grid-Based SSTA by Coefficient Interpolation., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 93-A (12): 2441-2446 (2010)Analyzing Impacts of SRAM, FF and Combinational Circuit on Chip-Level Neutron-Induced Soft Error Rate., und . IEICE Trans. Electron., 102-C (4): 296-302 (2019)A Body Bias Clustering Method for Low Test-Cost Post-Silicon Tuning., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 95-A (12): 2292-2300 (2012)Field Slack Assessment for Predictive Fault Avoidance on Coarse-Grained Reconfigurable Devices., , , , , und . IEICE Trans. Inf. Syst., 96-D (8): 1624-1631 (2013)A Fault Detection and Diagnosis Method for Via-Switch Crossbar in Non-Volatile FPGA., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 103-A (12): 1447-1455 (2020)Reliability Exploration of System-on-Chip With Multi-Bit-Width Accelerator for Multi-Precision Deep Neural Networks., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (10): 3978-3991 (Oktober 2023)