( en | de | ru )

 

Disambiguierung von "Schulte, Michael J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware interval multipliers.

. RITA, 3 (2): 73-90 (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michael Schulte

Michael Schulte

Michael Schulte

Michael Schulte

Michael Schulte

 

Weitere Publikationen von Autoren mit dem selben Namen

Parallel saturating multioperand adders., , , und . CASES, Seite 172-179. ACM, (2000)The Sandbridge SB3011 Platform., , , , , , und . EURASIP J. Embed. Syst., (2007)A survey of hardware designs for decimal arithmetic., , , , und . IBM J. Res. Dev., 54 (2): 8 (2010)Low-Cost Per-Core Voltage Domain Support for Power-Constrained High-Performance Processors., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (4): 747-758 (2014)A Low-Power Multithreaded Processor for Software Defined Radio., , , , , und . VLSI Signal Processing, 43 (2-3): 143-159 (2006)CORDIC-based LMMSE equalizer for Software Defined Radio., , , , , , und . ICSAMOS, Seite 301-308. IEEE, (2010)High-Speed Multioperand Decimal Adders., und . IEEE Trans. Computers, 54 (8): 953-963 (2005)Low-Power Multiple-Precision Iterative Floating-Point Multiplier with SIMD Support., , und . IEEE Trans. Computers, 58 (2): 175-187 (2009)Achieving Exascale Capabilities through Heterogeneous Computing., , , , , , , , , und . IEEE Micro, 35 (4): 26-36 (2015)A Decimal Floating-Point Divider Using Newton-Raphson Iteration., und . VLSI Signal Processing, 49 (1): 3-18 (2007)