( en | de | ru )

 

Disambiguierung von "Dennard, Robert H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design Of Ion-implanted MOSFET's with Very Small Physical Dimensions.

, , , , , und . Proc. IEEE, 87 (4): 668-678 (1999)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Robert H Baerent

Robert H Gassmann

Robert H P McGregor

H -H Kaatz

Florian H H Giesert

 

Weitere Publikationen von Autoren mit dem selben Namen

Iddq Testing for High Performance CMOS - The Next Ten Years., , , , und . ED&TC, Seite 578-583. IEEE Computer Society, (1996)Device scaling limits of Si MOSFETs and their application dependencies., , , , , und . Proc. IEEE, 89 (3): 259-288 (2001)Practical Strategies for Power-Efficient Computing Technologies., , , , , , , und . Proc. IEEE, 98 (2): 215-236 (2010)Design Of Ion-implanted MOSFET's with Very Small Physical Dimensions., , , , , und . Proc. IEEE, 87 (4): 668-678 (1999)Challenges and future directions for the scaling of dynamic random-access memory (DRAM)., , , , , , und . IBM J. Res. Dev., 46 (2-3): 187-222 (2002)Silicon CMOS devices beyond scaling., , , , , , , , , und . IBM J. Res. Dev., 50 (4-5): 339-362 (2006)CMOS scaling for high performance and low power-the next ten years., , und . Proc. IEEE, 83 (4): 595-606 (1995)A novel dynamic memory cell with internal voltage gain., und . IEEE J. Solid State Circuits, 40 (4): 884-894 (2005)1-GHz fully pipelined 3.7-ns address access time 8 k×1024 embedded synchronous DRAM macro., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 35 (11): 1673-1679 (2000)CMOS scaling in the 0.1-µm, 1.X-volt regime for high-performance applications., , , , , , , , , und 4 andere Autor(en). IBM J. Res. Dev., 39 (1-2): 229-244 (1995)