( en | de | ru )

 

Disambiguierung von "Bushnell, Michael L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design for Testability for Path Delay faults in Sequential Circuits.

, , und . DAC, Seite 453-457. ACM Press, (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

L Solymosi

L Bräuer

L Müller

L Eberl

L Ruess

 

Weitere Publikationen von Autoren mit dem selben Namen

Distributed Computing, Automatic Design, and Error Recovery in the ULYSSES II Framework., , , und . EDAC-ETC-EUROASIC, Seite 610-617. IEEE Computer Society, (1994)ULYSSES - a knowledge-based VLSI design environment., und . Artif. Intell. Eng., 2 (1): 33-41 (1987)Neural Net and Boolean Satisfiability Models of Logic Circuits., , , und . IEEE Des. Test Comput., 7 (5): 54-57 (1990)Fault coverage estimation by test vector sampling., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (5): 590-596 (1995)The path-status graph with application to delay fault simulation., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 17 (4): 324-332 (1998)Automated design tool execution in the Ulysses design environment., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 8 (3): 279-287 (1989)A New Classification of Path-Delay Fault Testability in Terms of Stuck-at Faults., , , und . J. Comput. Sci. Technol., 19 (6): 955-964 (2004)VLSI CAD tool integration using the Ulysses environment., und . DAC, Seite 55-61. IEEE Computer Society Press, (1986)MHERTZ: A New Optimization Algorithm for Floorplanning and Global Routing., und . DAC, Seite 107-110. IEEE Computer Society Press, (1990)Automatic Test Generation Using Quadratic 0-1 Programming., , und . DAC, Seite 654-659. IEEE Computer Society Press, (1990)