Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Vega: A Ten-Core SoC for IoT Endnodes With DNN Acceleration and Cognitive Wake-Up From MRAM-Based State-Retentive Sleep Mode., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 57 (1): 127-139 (2022)Scalable Hierarchical Instruction Cache for Ultra-Low-Power Processors Clusters., , , , , und . CoRR, (2023)Source Code Classification for Energy Efficiency in Parallel Ultra Low-Power Microcontrollers., , , , und . CoRR, (2020)Optimizing Self-Organizing Maps for Bacterial Genome Identification on Parallel Ultra-Low-Power Platforms., , , , und . ICECS, Seite 1-8. IEEE, (2023)End-to-End DNN Inference on a Massively Parallel Analog In Memory Computing Architecture., , , , , , und . DATE, Seite 1-6. IEEE, (2023)Source Code Classification for Energy Efficiency in Parallel Ultra Low-Power Microcontrollers., , , , und . DATE, Seite 878-883. IEEE, (2021)A transprecision floating-point cluster for efficient near-sensor data analytics., , , , , , , und . CoRR, (2020)Enabling Mixed-Precision Quantized Neural Networks in Extreme-Edge Devices., , , , und . CoRR, (2020)TransLib: A Library to Explore Transprecision Floating-Point Arithmetic on Multi-Core IoT End-Nodes., , , und . DATE, Seite 1-2. IEEE, (2023)4.4 A 1.3TOPS/W @ 32GOPS Fully Integrated 10-Core SoC for IoT End-Nodes with 1.7μW Cognitive Wake-Up From MRAM-Based State-Retentive Sleep Mode., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 60-62. IEEE, (2021)