( en | de | ru )

 

Disambiguierung von "Gauchi, Roman"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reconfigurable tiles of computing-in-memory SRAM architecture for scalable vectorization.

, , , , , , , und . ISLPED, Seite 121-126. ACM, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christoph Romanowski

Ute Romann

Maria-Elena Romansky-Rieken

Georg Romanowski

Kornel Romaniuk

 

Weitere Publikationen von Autoren mit dem selben Namen

Secure eFPGA Configuration: A System-Level Approach., , und . ARC, Volume 14553 von Lecture Notes in Computer Science, Seite 151-165. Springer, (2024)Memory Sizing of a Scalable SRAM In-Memory Computing Tile Based Architecture., , , , , , und . VLSI-SoC, Seite 166-171. IEEE, (2019)An Energy-Efficient Three-Independent-Gate FET Cell Library for Low-Power Edge Computing., , und . VLSI-SoC, Seite 1-6. IEEE, (2022)Storage Class Memory with Computing Row Buffer: A Design Space Exploration., , , , , , , , , und . DATE, Seite 1-6. IEEE, (2021)An Open-source Three-Independent-Gate FET Standard Cell Library for Mixed Logic Synthesis., , und . ISCAS, Seite 273-277. IEEE, (2022)Towards a Truly Integrated Vector Processing Unit for Memory-bound Applications Based on a Cost-competitive Computational SRAM Design Solution., , , , , , , , und . ACM J. Emerg. Technol. Comput. Syst., 18 (2): 40:1-40:26 (2022)Computational SRAM Design Automation using Pushed-Rule Bitcells for Energy-Efficient Vector Processing., , , , , , , und . DATE, Seite 1187-1192. IEEE, (2020)Low Latency SEU Detection in FPGA CRAM With In-Memory ECC Checking., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (5): 2028-2036 (Mai 2023)Smart-Redundancy With In Memory ECC Checking: Low-Power SEE-Resistant FPGA Architectures., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 31 (8): 1204-1213 (August 2023)Reconfigurable tiles of computing-in-memory SRAM architecture for scalable vectorization., , , , , , , und . ISLPED, Seite 121-126. ACM, (2020)