Autor der Publikation

Accurate estimation of global buffer delay within a floorplan.

, , , und . ICCAD, Seite 706-711. IEEE Computer Society / ACM, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Accurate estimation of global buffer delay within a floorplan., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (6): 1140-1145 (2006)Mountain-mover: An intuitive logic shifting heuristic for improving timing slack violating paths., , , , und . ASP-DAC, Seite 350-355. IEEE, (2013)Cell Selection for High-Performance Designs in an Industrial Design Flow., , und . ISPD, Seite 65-72. ACM, (2016)Challenges of cell selection algorithms in industrial high performance microprocessor designs., , und . Integr., (2016)GLARE: global and local wiring aware routability evaluation., , , , , , , , , und . DAC, Seite 768-773. ACM, (2012)Grid-to-ports clock routing for high performance microprocessor designs., , , und . ISPD, Seite 21-28. ACM, (2011)ISPD 2010 high performance clock network synthesis contest: benchmark suite and results.. ISPD, Seite 143. ACM, (2010)The nuts and bolts of physical synthesis., , , , , , , , und . SLIP, Seite 89-94. ACM, (2007)Timing-driven Steiner trees are (practically) free., , , und . DAC, Seite 389-392. ACM, (2006)Making fast buffer insertion even faster via approximation techniques., , , , und . ASP-DAC, Seite 13-18. ACM Press, (2005)