( en | de | ru )

 

Disambiguierung von "Ferrandi, Fabrizio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
YAPPA: A compiler-based parallelization framework for irregular applications on MPSoCs.

, , , und . RSP, Seite 123-129. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fabrizio Catanese

Fabrizio Gabbiani

Fabrizio Gabrielli

Fabrizio Lindner

Fabrizio Arosio

 

Weitere Publikationen von Autoren mit dem selben Namen

An Interrupt Controller for FPGA-based Multiprocessors., , , , , , und . ICSAMOS, Seite 82-87. IEEE, (2007)Hardware DWT accelerator for MultiProcessor System-on-Chip on FPGA., , , , , , und . ICSAMOS, Seite 107-114. IEEE, (2006)A design methodology to implement memory accesses in high-level synthesis., , und . CODES+ISSS, Seite 49-58. ACM, (2011)Symbolic optimization of interacting controllers based onredundancy identification and removal., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 19 (7): 760-772 (2000)Enabling Automated Bug Detection for IP-Based Designs Using High-Level Synthesis., , und . IEEE Des. Test, 35 (5): 54-62 (2018)Reduction of Fault Detection Costs through Testable Design of Sequential Architectures with Signal Feedbacks., , , , , und . DFT, Seite 223-230. IEEE Computer Society, (1993)An Expert Solution to Functional Testability Analysis of VLSI Circuits., , , , , und . SEKE, Seite 263-265. Knowledge Systems Institute, (1993)Symbolic Optimization of FSM Networks Based on Sequential ATPG Techniques., , , , und . DAC, Seite 467-470. ACM Press, (1996)SYNAPTIC Project: Regularity Applied to Enhance Manufacturability and Yield at Several Abstraction Levels., , , , , , , , , und 3 andere Autor(en). ARCS Workshops, VDE-Verlag, (2011)Bambu: A modular framework for the high level synthesis of memory-intensive applications., und . FPL, Seite 1-4. IEEE, (2013)