( en | de | ru )

 

Disambiguierung von "Matsunaga, Taeko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-Operand Adder Synthesis Targeting FPGAs.

, , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (12): 2579-2586 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shinichiro Matsunaga

Taeko Matsushita

Yuko Gfeller-Matsunaga

Taeko Takayama-Wichter

 

Weitere Publikationen von Autoren mit dem selben Namen

Timing-Constrained Area Minimization Algorithm for Parallel Prefix Adders., und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (12): 2770-2777 (2007)Area minimization algorithm for parallel prefix adders under bitwise delay constraints., und . ACM Great Lakes Symposium on VLSI, Seite 435-440. ACM, (2007)Multi-operand adder synthesis on FPGAs using generalized parallel counters., , und . ASP-DAC, Seite 337-342. IEEE, (2010)Framework for Parallel Prefix Adder Synthesis Considering Switching Activities., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2009)Multi-Operand Adder Synthesis Targeting FPGAs., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (12): 2579-2586 (2011)Synthesis of parallel prefix adders considering switching activities., , und . ICCD, Seite 404-409. IEEE Computer Society, (2008)Power and delay aware synthesis of multi-operand adders targeting LUT-based FPGAs., , und . ISLPED, Seite 217-222. IEEE/ACM, (2011)An Exact Approach for GPC-Based Compressor Tree Synthesis., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (12): 2553-2560 (2013)