( en | de | ru )

 

Disambiguierung von "Basharkhah, Katayoon"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Learning Electrical Behavior of Core Interconnects for System-Level Crosstalk Prediction.

, , , , und . ETS, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Katayoon Mohseni

Katayoon Hergenröther

Katayoon Shirneshan

 

Weitere Publikationen von Autoren mit dem selben Namen

An Accelerator-based Architecture Utilizing an Efficient Memory Link for Modern Computational Requirements., , , , , , und . EWDTS, Seite 1-6. IEEE, (2019)ESL, Back-annotating Crosstalk Fault Models into High-level Communication Links., , , und . VTS, Seite 1-6. IEEE, (2020)From Abstract Modeling of ADAS Applications to an Accelerator-based Hardware Realization., , , und . EWDTS, Seite 1-6. IEEE, (2019)Learning Electrical Behavior of Core Interconnects for System-Level Crosstalk Prediction., , , , und . ETS, Seite 1-6. IEEE, (2023)Making System Level Test Possible by a Mixed-mode, Multi-level, Integrated Modeling Environment., , , , , und . EWDTS, Seite 1-5. IEEE, (2019)Online Testing of a Row-Stationary Convolution Accelerator., , und . ETS, Seite 1-2. IEEE, (2021)A Comparison of MVDR and LCMV Beamformers' Floating Point Implementations on FPGAs., , und . Wireless Personal Communications, 98 (2): 1913-1929 (2018)Back-annotation of Interconnect Physical Properties for System-Level Crosstalk Modeling., , , und . ETS, Seite 1-6. IEEE, (2019)Testing a RISCV-Like Architecture With an HDL-Based Virtual Tester., , , , und . DTIS, Seite 1-6. IEEE, (2021)An ESL Environment for Modeling Electrical Interconnect Faults., , , und . ISVLSI, Seite 88-93. IEEE, (2019)