( en | de | ru )

 

Disambiguierung von "Shahramian, Shahriar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A fully integrated scalable W-band phased-array module with integrated antennas, self-alignment and self-test.

, , , , und . ISSCC, Seite 74-76. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shahriar Sharafat

Shahriar Rabbanifar

Shahriar Fakher

Shahriar Sarami

Shahriar Fatehi

 

Weitere Publikationen von Autoren mit dem selben Namen

Practical Approaches to Industrializing Near-THz Communication Systems., , , , , , , und . BCICTS, Seite 5-8. IEEE, (2023)Hardware reduction by combining pipelined A/D conversion and FIR filtering for channel equalization., und . ISCAS (3), Seite 489-492. IEEE, (2004)A fully integrated scalable W-band phased-array module with integrated antennas, self-alignment and self-test., , , , und . ISSCC, Seite 74-76. IEEE, (2018)Introduction to the Special Section on the 2018 IEEE BCICTS Conference.. IEEE J. Solid State Circuits, 54 (9): 2359-2360 (2019)Design Methodology for a 40-GSamples/s Track and Hold Amplifier in 0.18-$muhbox m$SiGe BiCMOS Technology., , und . IEEE J. Solid State Circuits, 41 (10): 2233-2240 (2006)Demonstration of 112-Gbit/s optical transmission using 56GBaud PAM-4 driver and clock-and-data recovery ICs., , , , , , , , , und 4 andere Autor(en). ECOC, Seite 1-3. IEEE, (2015)A 70-100 GHz Direct-Conversion Transmitter and Receiver Phased Array Chipset Demonstrating 10 Gb/s Wireless Link., , , und . IEEE J. Solid State Circuits, 48 (5): 1113-1125 (2013)A 30-GS/sec Track and Hold Amplifier in 0.13-μm CMOS Technology., , und . CICC, Seite 493-496. IEEE, (2006)Introduction to the Special Section on the 2015 Compound Semiconductor Integrated Circuit Symposium.. IEEE J. Solid State Circuits, 51 (9): 2015-2016 (2016)A 35-GS/s, 4-Bit Flash ADC With Active Data and Clock Distribution Trees., , und . IEEE J. Solid State Circuits, 44 (6): 1709-1720 (2009)