( en | de | ru )

 

Disambiguierung von "Jégo, Christophe"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A survey on decoding schedules of LDPC convolutional codes and associated hardware architectures.

, , , , und . ISCC, Seite 898-905. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mathieu Jégou

Cyrille Jégourel

Roland Jégou

Arnaud Jégou

Nicolas Jégou

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast Design of Reliable, Flexible and High-Speed AWGN architectures with High Level Synthesis., , , und . ICECS, Seite 661-664. IEEE, (2018)Low complexity ADMM-LP based decoding strategy for LDPC convolutional codes., , , , und . SoftCOM, Seite 1-5. IEEE, (2017)Comparison of different schedulings for the ADMM based LDPC decoding., , , , und . ISTC, Seite 51-55. IEEE, (2016)Evaluation of the hardware complexity of the ADMM approach for LDPC decoding., , , , und . WCNC, Seite 1-6. IEEE, (2016)Reed-Solomon behavioral virtual component for communication systems., , , , und . ISCAS (4), Seite 173-176. IEEE, (2004)Efficient architecture for Reed Solomon block turbo code., , , , und . ISCAS, IEEE, (2006)FPGA Prototyping Approach for the Validation of Efficient Iterative Decoders in Digital Communication Systems.. ERSA, Seite 9-18. CSREA Press, (2009)A highly parallel Turbo Product Code decoder without interleaving resource., , , , und . SiPS, Seite 1-6. IEEE, (2008)Memory Requirement Reduction Method for Successive Cancellation Decoding of Polar Codes., , , und . J. Signal Process. Syst., 88 (3): 425-438 (2017)High-throughput Block Turbo Decoding: From Full-parallel Architecture to FPGA Prototyping., , , und . J. Signal Process. Syst., 57 (3): 349-361 (2009)