( en | de | ru )

 

Disambiguierung von "Kubalík, Pavel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Ultra High Resolution Jitter Measurement Method for Ethernet Based Networks.

, , , und . CCWC, Seite 847-851. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wieland Werther Pavel

Luciana Pavel

Ji Pavelka

Dietrich Pavel

Jonas Philipp Pavelka

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of a Residue Number System Based Linear System Solver in Hardware., , , und . J. Signal Process. Syst., 87 (3): 343-356 (2017)Design of a High-Throughput Match Search Unit for Lossless Compression Algorithms., , und . CCWC, Seite 732-738. IEEE, (2019)Fault Injection and Simulation for Fault Tolerant Reconfigurable Duplex System., , und . DDECS, Seite 357-360. IEEE Computer Society, (2007)An Efficient Multiple-Parity Generator Design for On-Line Testing on FPGA., , und . DSD, Seite 96-99. IEEE Computer Society, (2008)Low Power Wireless Data Transfer for Internet of Things: GSM Network Measuring Results., , und . MECO, Seite 1-5. IEEE, (2020)Feasibility of a Neural Network with Linearly Approximated Functions on Zynq FPGA., und . ICECS 2022, Seite 1-4. IEEE, (2022)Approximate arithmetic for modern neural networks and FPGAs., und . MECO, Seite 1-4. IEEE, (2022)Fault Models Usability Study for On-line Tested FPGA., , , und . DSD, Seite 287-290. IEEE Computer Society, (2011)LZ4 compression algorithm on FPGA., , und . ICECS, Seite 179-182. IEEE, (2015)Dependability Computation for Fault Tolerant Reconfigurable Duplex System., , und . DDECS, Seite 100-102. IEEE Computer Society, (2006)