( en | de | ru )

 

Disambiguierung von "Betz, Vaughn"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Timing-driven placement for FPGAs.

, , und . FPGA, Seite 203-213. ACM, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Darren Vaughn Carlson

Anna Vaughn Clissold

Michael Betz

Oliver Betz

Justin Betz

 

Weitere Publikationen von Autoren mit dem selben Namen

Are FPGAs suffering from the innovator's dilemna?, und . FPGA, Seite 135-136. ACM, (2013)Automatic Application-Specific Calibration to Enable Dynamic Voltage Scaling in FPGAs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3095-3108 (2018)Slack Allocation and Routing to Improve FPGA Timing While Repairing Short-Path Violations., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (4): 686-697 (2008)You Cannot Improve What You Do not Measure: FPGA vs. ASIC Efficiency Gaps for Convolutional Neural Network Inference., , und . ACM Trans. Reconfigurable Technol. Syst., 11 (3): 20:1-20:23 (2018)Wotan: Evaluating FPGA Architecture Routability without Benchmarks., und . ACM Trans. Reconfigurable Technol. Syst., 11 (2): 11:1-11:23 (2018)Toward Software-like Debugging for FPGAs via Checkpointing and Transaction-based Co-Simulation., und . ACM Trans. Reconfigurable Technol. Syst., 16 (2): 31:1-31:24 (Juni 2023)Enhancing FPGAs with Magnetic Tunnel Junction-Based Block RAMs., , und . ACM Trans. Reconfigurable Technol. Syst., 11 (1): 6:1-6:22 (2018)Timing-driven placement for FPGAs., , und . FPGA, Seite 203-213. ACM, (2000)Automatic generation of FPGA routing architectures from high-level descriptions., und . FPGA, Seite 175-184. ACM, (2000)RLPlace: Using Reinforcement Learning and Smart Perturbations to Optimize FPGA Placement., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (8): 2532-2545 (2022)