( en | de | ru )

 

Disambiguierung von "Kim, Chang-Yong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Profile based fast noise estimation and high ISO noise reduction for digital cameras.

, , , und . Digital Photography, Volume 6817 von SPIE Proceedings, Seite 68170B. SPIE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yong Jae Chang

Yong-Ho Kim

Yong Koo Kim

Byung-Yong Kim

Yong-Gi Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

CMOS image sensor noise reduction method for image signal processor in digital cameras and camera phones., , , und . Digital Photography, Volume 6502 von SPIE Proceedings, Seite 65020S. SPIE, (2007)Profile based fast noise estimation and high ISO noise reduction for digital cameras., , , und . Digital Photography, Volume 6817 von SPIE Proceedings, Seite 68170B. SPIE, (2008)Exclusive Test and its Applications to Fault Diagnosis., , , und . VLSI Design, Seite 143-148. IEEE Computer Society, (2003)Multiple Faults: Modeling, Simulation and Test., , und . ASP-DAC/VLSI Design, Seite 592-597. IEEE Computer Society, (2002)A Correlation Matrix Method of Clock Partitioning for Sequential Circuit Testability., , und . Great Lakes Symposium on VLSI, Seite 300-. IEEE Computer Society, (1999)Sequential test generators: past, present and future., und . Integr., 26 (1-2): 41-54 (1998)A digital ISO expansion technique for digital cameras., , , , , und . Digital Photography, Volume 7537 von SPIE Proceedings, Seite 75370. SPIE, (2010)Studying for multiprimary LCD., , und . Color Imaging: Processing, Hardcopy, and Applications, Volume 5667 von SPIE Proceedings, Seite 336-343. SPIE, (2005)Combinational automatic test pattern generation for acyclic sequential circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (6): 948-956 (2005)Combinational Test Generation for Acyclic SequentialCircuits using a Balanced ATPG Model., , und . VLSI Design, Seite 143-148. IEEE Computer Society, (2001)