Autor der Publikation

An Accurate Analysis of the Effects of Soft Errors in the Instruction and Data Caches of a Pipelined Microprocessor.

, , und . DATE, Seite 10602-10607. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Test-Plan Optimization for Flying-Probes In-Circuit Testers., , , und . ITC-Asia, Seite 19-24. IEEE, (2019)BASTION: Board and SoC test instrumentation for ageing and no failure found., , , , , , , , und . DATE, Seite 115-120. IEEE, (2017)Software-Based Self-Test for Transition Faults: a Case Study., , , und . VLSI-SoC, Seite 76-81. IEEE, (2019)A Novel Sequence Generation Approach to Diagnose Faults in Reconfigurable Scan Networks., , , und . IEEE Trans. Computers, 69 (1): 87-98 (2020)New techniques for efficiently assessing reliability of SOCs., , , , und . Microelectron. J., 34 (1): 53-61 (2003)On the Automatic Generation of Optimized Software-Based Self-Test Programs for VLIW Processors., , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (4): 813-823 (2014)Exploiting an infrastructure-intellectual property for systems-on-chip test, diagnosis and silicon debug., , , und . IET Comput. Digit. Tech., 4 (2): 104-113 (2010)Microprocessor Testing: Functional Meets Structural Test., , , , , und . J. Circuits Syst. Comput., 26 (8): 1740007:1-1740007:18 (2017)A Low-Cost Reliability vs. Cost Trade-Off Methodology to Selectively Harden Logic Circuits., , , , , und . J. Electron. Test., 33 (1): 25-36 (2017)A Functional Approach for Testing the Reorder Buffer Memory., , , und . J. Electron. Test., 30 (4): 469-481 (2014)