( en | de | ru )

 

Disambiguierung von "Jr., Earl E. Swartzlander"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Time-Redundant Multiple Computation for Fault-Tolerant Digital Neural Networks.

, , und . ISCAS, Seite 977-980. IEEE, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dent Earl

Eugenia Earle

Kathleen Early

Foued Jrad

Earl Gumbs

 

Weitere Publikationen von Autoren mit dem selben Namen

A Variable-Latency Architecture for Accelerating Deterministic Approaches to Stochastic Computing., und . ACSSC, Seite 608-613. IEEE, (2019)Calculators.. IEEE Ann. Hist. Comput., 17 (3): 75-77 (1995)Calculators.. IEEE Ann. Hist. Comput., 20 (1): 67-76 (1998)Memristor based adder circuit design., und . ACSSC, Seite 162-166. IEEE, (2016)A low-power dual-path floating-point fused add-subtract unit., , und . ACSCC, Seite 998-1002. IEEE, (2012)Modified non-restoring division algorithm with improved delay profile and error correction., und . ACSCC, Seite 1460-1464. IEEE, (2012)Estimating the power consumption of CMOS adders., und . IEEE Symposium on Computer Arithmetic, Seite 210-216. IEEE Computer Society/, (1993)Parallel GF(2n) Modular Squarers., und . MWSCAS, Seite 872-875. IEEE, (2019)A pipelined architecture for the multidimensional DFT., und . IEEE Trans. Signal Process., 49 (9): 2096-2102 (2001)A scaled DCT architecture with the CORDIC algorithm., und . IEEE Trans. Signal Process., 50 (1): 160-167 (2002)