Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hariyama, Masanori
Eine Person hinzufügen mit dem Namen Hariyama, Masanori
 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-FPGA Accelerator Architecture for Stencil Computation Exploiting Spacial and Temporal Scalability., und . IEEE Access, (2019)Path Planning Based on Distance Transformation and Its VLSI Implementation., und . J. Robotics Mechatronics, 12 (5): 527-533 (2000)Design of a VLSI Processor Based on an Immediate Output Generation Scheduling for Ball-Trajectory Prediction., , und . J. Robotics Mechatronics, 12 (5): 534-540 (2000)An FPGA accelerator for PatchMatch multi-view stereo using OpenCL., , , und . J. Real Time Image Process., 17 (2): 215-227 (2020)Benchmarks for FPGA-Targeted High-Level-Synthesis., , und . CANDAR, Seite 232-238. IEEE, (2019)Non-Volatile Multi-Context FPGAs Using Hybrid Multiple-Valued/Binary Context Switching Signals., , , und . ERSA, Seite 309-310. CSREA Press, (2008)Implementation of an FPGA-Oriented Complex Number Computation Library Using Intel OneAPI DPC++., , und . MWSCAS, Seite 1-4. IEEE, (2022)Hardware-oriented succinct-data-structure based on block-size-constrained compression., , und . SoCPaR, Seite 136-140. IEEE, (2015)A robot vision VLSI processor for the rectangular solid representation of three-dimensional objects., , und . Syst. Comput. Jpn., 28 (2): 54-61 (1997)Low-Power Field-Programmable VLSI Processor Using Dynamic Circuits., , und . ISVLSI, Seite 243-248. IEEE Computer Society, (2004)