( en | de | ru )

 

Disambiguierung von "Bian, Jinian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cooperation of SMV and Jeda for the property checking of mixed control and data intensive designs.

, , und . CSCWD (2), Seite 1024-1028. IEEE Computer Society, (2005)1-84600-002-5.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jian Bian

Shan Bian

Xin Bian

Shun Bian

Ning Bian

 

Weitere Publikationen von Autoren mit dem selben Namen

An architecture-aware routing optimization via satisfiabilty for hierarchical FPGA., , , und . CSCWD, Seite 701-706. IEEE, (2010)A fast recursive detailed routing algorithm for hierarchical FPGAs., , , und . CSCWD, Seite 91-96. IEEE, (2011)Instruction-level hardware/software partition through DFG exploration., und . CSCWD, Seite 55-60. IEEE, (2011)Efficient Thermal via Planning Approach and Its Application in 3-D Floorplanning., , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (4): 645-658 (2007)Global density smoothing technique for analytical placement algorithm., , , und . CAD/Graphics, Seite 389-393. IEEE, (2009)System-level architectural exploration using allocation-on-demand technique., , und . ASP-DAC, Seite 1296-1298. ACM Press, (2005)Peak Temperature Reduction by Physical Information Driven Behavioral Synthesis with Resource Usage Allocation., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 92-A (12): 3151-3159 (2009)Cooperation of SMV and Jeda for the property checking of mixed control and data intensive designs., , und . CSCWD (2), Seite 1024-1028. IEEE Computer Society, (2005)1-84600-002-5.A Heterogeneous Dependency Graph as Intermediate Representation for Instruction Set Customization., , und . JCIS, Atlantis Press, (2006)MacroMap: A technology mapping algorithm for heterogeneous FPGAs with effective area estimation., , , , , und . FPL, Seite 559-562. IEEE, (2008)