( en | de | ru )

 

Disambiguierung von "Tosson, Amr M. S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tagged probabilistic simulation based error probability estimation for better-than-worst case circuit design.

, , und . VLSI-SoC, Seite 368-373. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

M S Perzanowski

M S Khan

Rahul M S

M S Jenny

Rifaat Tosson

 

Weitere Publikationen von Autoren mit dem selben Namen

1T2R: A novel memory cell design to resolve single-event upset in RRAM arrays., , , und . ASICON, Seite 12-15. IEEE, (2017)Error Resilience and Recovery of Process Induced Stuck-at Faults in MLP Neural Networks using Emerging Technology., , und . NANOARCH, Seite 1-6. IEEE, (2021)RRAM Refresh Circuit: A Proposed Solution To Resolve The Soft-Error Failures For HfO2/Hf 1T1R RRAM Memory Cell., , und . ACM Great Lakes Symposium on VLSI, Seite 227-232. ACM, (2016)A Novel 2T2R CR-based TCAM Design for High-speed and Energy-efficient Applications., , , , und . ACM Great Lakes Symposium on VLSI, Seite 33-38. ACM, (2022)Tagged probabilistic simulation based error probability estimation for better-than-worst case circuit design., , und . VLSI-SoC, Seite 368-373. IEEE, (2013)Mitigating the Effect of Reliability Soft-errors of RRAM Devices on the Performance of RRAM-based Neuromorphic Systems., , , und . ACM Great Lakes Symposium on VLSI, Seite 53-58. ACM, (2017)Analysis of RRAM Reliability Soft-Errors on the Performance of RRAM-Based Neuromorphic Systems., , , und . ISVLSI, Seite 62-67. IEEE Computer Society, (2017)A Study of the Effect of RRAM Reliability Soft Errors on the Performance of RRAM-Based Neuromorphic Systems., , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (11): 3125-3137 (2017)A Novel Programmable Variation-Tolerant RRAM-based Delay Element Circuit., , , und . NANOARCH, Seite 1-2. IEEE, (2021)8T1R: A Novel Low-power High-speed RRAM-based Non-volatile SRAM Design., , , und . ACM Great Lakes Symposium on VLSI, Seite 239-244. ACM, (2016)