Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Adapting an industrial memory BIST solution for testing CAMs., , , , , , , und . ITC-Asia, Seite 112-117. IEEE, (2017)Maximizing Stress Coverage by Novel DFT Techniques and Relaxed Timing Closure., , , , , und . ITC, Seite 56-59. IEEE, (2023)Multiplier Evolution: A Family of Multiplier VLSI Implementations., , und . Comput. J., 51 (5): 585-594 (2008)Streaming Scan Network (SSN): An Efficient Packetized Data Network for Testing of Complex SoCs., , , , , , , , , und 3 andere Autor(en). ITC, Seite 1-10. IEEE, (2020)On optimal extraction of combinational logic and don't care sets from hardware description languages., , , , und . ICCAD, Seite 308-311. IEEE Computer Society, (1989)Multiplier Evolution: A Family of Multiplier VLSI Implementations., und . Comput. J., 51 (5): 585-594 (2008)The implementation of the Itanium 2 microprocessor., , , , , und . IEEE J. Solid State Circuits, 37 (11): 1448-1460 (2002)Lessons from at-speed scan deployment on an Intel® Itanium® microprocessor., , , , und . ITC, Seite 526-535. IEEE Computer Society, (2010)