( en | de | ru )

 

Disambiguierung von "Gross, Warren J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analog-to-stochastic converter using magnetic-tunnel junction devices.

, , , und . NANOARCH, Seite 59-64. IEEE Computer Society/ACM, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel Warren

Warren Chan

Maria Warren

Hans Warren

Warren Lewis

 

Weitere Publikationen von Autoren mit dem selben Namen

On the code tracking performance of GNSS modulation., , und . CISS, Seite 1-5. IEEE, (2010)Design and FPGA implementation of iterative decoders for codes on graphs., , und . CCECE, Seite 1080-1084. IEEE, (2009)A Convolutional Accelerator for Neural Networks With Binary Weights., , und . ISCAS, Seite 1-5. IEEE, (2018)Sparsely-Connected Neural Networks: Towards Efficient VLSI Implementation of Deep Neural Networks., , und . CoRR, (2016)Improved Bit-Flipping Algorithm for Successive Cancellation Decoding of Polar Codes., , und . IEEE Trans. Commun., 67 (1): 61-72 (2019)Probabilistic Sequential Multi-Objective Optimization of Convolutional Neural Networks., , und . DATE, Seite 1055-1060. IEEE, (2020)GridCell: a stochastic particle-based biological system simulator., , , und . BMC Syst. Biol., (2008)Neural Belief Propagation Decoding of CRC-Polar Concatenated Codes., , , , und . ICC, Seite 1-6. IEEE, (2019)Ultra-small MOSFETs: The Importance of the Full Coulomb Interaction on Device Characteristics., , und . VLSI Design, 13 (1-4): 75-78 (2001)BERTPerf: Inference Latency Predictor for BERT on ARM big.LITTLE Multi-Core Processors., , , , und . SiPS, Seite 1-6. IEEE, (2022)