( en | de | ru )

 

Disambiguierung von "Huang, Jiun-Lang"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Improved weight assignment for logic switching activity during at-speed test pattern generation.

, , , , , und . ASP-DAC, Seite 493-498. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jia-Jiun Yan

Jiun-Hao Wang

Jiun-Shan Chen

Shann-Jiun Chang

Jiun-Hung Yu

 

Weitere Publikationen von Autoren mit dem selben Namen

Diagnosing integrator leakage of single-bit first-order DeltaSigma modulator using DC input., , und . ASP-DAC, Seite 775-780. IEEE, (2009)LPTest: a Flexible Low-Power Test Pattern Generator., , und . J. Electron. Test., 25 (6): 323-335 (2009)On-Chip Random Jitter Testing Using Low Tap-Count Coarse Delay Lines.. J. Electron. Test., 22 (4-6): 387-398 (2006)A SAR ADC missing-decision level detection and removal technique., , , und . VTS, Seite 31-36. IEEE Computer Society, (2012)Practical considerations in applying Σ-Δ modulation-based analog BIST to sampled-data systems., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 50 (9): 553-566 (2003)An Efficient Peak Power Reduction Technique for Scan Testing., , und . ATS, Seite 111-114. IEEE, (2007)BDD-Based Self-Test Program Generation for Processor Cores., , , und . ITC-Asia, Seite 1-6. IEEE, (2023)Automatic Test Program Generation for Transition Delay Faults in Pipelined Processors., , , , und . ITC-Asia, Seite 1-6. IEEE, (2021)Design and Implementation of an EG-Pool Based FPGA Formatter with Temperature Compensation., , , , , und . ATS, Seite 88-93. IEEE Computer Society, (2017)An IR-Drop Aware Test Pattern Generator for Scan-Based At-Speed Testing., , , , und . ATS, Seite 167-172. IEEE Computer Society, (2016)