( en | de | ru )

 

Disambiguierung von "Fujiwara, Hideo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A DFT Method for Time Expansion Model at Register Transfer Level.

, , und . DAC, Seite 682-687. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Esther Fujiwara

Hideo Baba

Hideo Ohashi

Hideo Andreas Baba

Hideo Ikezawa-Hanada

 

Weitere Publikationen von Autoren mit dem selben Namen

Test pattern selection to optimize delay test quality with a limited size of test set., , , , und . European Test Symposium, Seite 260. IEEE Computer Society, (2010)A Test Generation Method Based on k-Cycle Testing for Finite State Machines., , und . IOLTS, Seite 232-235. IEEE, (2019)Fast false path identification based on functional unsensitizability using RTL information., , , und . ASP-DAC, Seite 660-665. IEEE, (2009)Secure scan design using shift register equivalents against differential behavior attack., , und . ASP-DAC, Seite 818-823. IEEE, (2011)Broadside Transition Test Generation for Partial Scan Circuits through Stuck-at Test Generation., , und . VLSI-SoC (Selected Papers), Volume 249 von IFIP, Seite 301-316. Springer, (2006)An approach to test synthesis from higher level., und . Integr., 26 (1-2): 101-116 (1998)A cost optimal parallel algorithm for weighted distance transforms., , , und . Parallel Comput., 25 (4): 405-416 (1999)A Latency Optimal Superstabilizing Mutual Exclusion Protocol in Unidirectional Rings., , , und . J. Parallel Distributed Comput., 62 (5): 865-884 (2002)System-on-chip test scheduling with reconfigurable core wrappers., und . IEEE Trans. Very Large Scale Integr. Syst., 14 (3): 305-309 (2006)Diagnosing At-Speed Scan BIST Circuits Using a Low Speed and Low Memory Tester., , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (7): 790-800 (2007)