Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Khailany, Brucek
Eine Person hinzufügen mit dem Namen Khailany, Brucek
 

Weitere Publikationen von Autoren mit dem selben Namen

DREAMPlace: Deep Learning Toolkit-Enabled GPU Acceleration for Modern VLSI Placement., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 40 (4): 748-761 (2021)NVCell: Standard Cell Layout in Advanced Technology Nodes with Reinforcement Learning., , und . CoRR, (2021)Stream Processors: Progammability and Efficiency., , , , und . ACM Queue, 2 (1): 52-62 (2004)A 95.6-TOPS/W Deep Learning Inference Accelerator With Per-Vector Scaled 4-bit Quantization in 5 nm., , , , , , , , und . IEEE J. Solid State Circuits, 58 (4): 1129-1141 (2023)Timeloop: A Systematic Approach to DNN Accelerator Evaluation., , , , , , , , , und . ISPASS, Seite 304-315. IEEE, (2019)AutoCRAFT: Layout Automation for Custom Circuits in Advanced FinFET Technologies., , , , , , , , , und . ISPD, Seite 175-183. ACM, (2022)From RTL to CUDA: A GPU Acceleration Flow for RTL Simulation with Batch Stimulus., , , , und . ICPP, Seite 88:1-88:12. ACM, (2022)Generative self-supervised learning for gate sizing: invited., , , , , und . DAC, Seite 1331-1334. ACM, (2022)FIST: A Feature-Importance Sampling and Tree-Based Method for Automatic Design Flow Parameter Tuning., , , , , , , , , und . ASP-DAC, Seite 19-25. IEEE, (2020)Accelerating Chip Design with Machine Learning.. MLCAD, Seite 33. ACM, (2020)