( en | de | ru )

 

Disambiguierung von "Raji, Mohsen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Soft error rate estimation of combinational circuits based on vulnerability analysis.

, , und . IET Comput. Digit. Tech., 9 (6): 311-320 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Moromoke Nimota Raji

Raji Steineck

Raji Ambikairajah

Alaleh Raji

Raji Ghawi

 

Weitere Publikationen von Autoren mit dem selben Namen

CNT-count Failure Characteristics of Carbon Nanotube FETs under Process Variations., , , und . DFT, Seite 86-92. IEEE Computer Society, (2011)Statistical static performance analysis of asynchronous circuits considering process variation., , und . ISQED, Seite 291-296. IEEE Computer Society, (2009)Aadam: A Fast, Accurate, and Versatile Aging-Aware Cell Library Delay Model using Feed-Forward Neural Network., , , , , und . ICCAD, Seite 31:1-31:9. IEEE, (2020)A Majority-based Approximate Adder for FPGAs., , , , und . DSD, Seite 53-59. IEEE, (2022)An Efficient Approach for Soft Error Rate Estimation of Combinational Circuits., , , und . DSD, Seite 567-574. IEEE Computer Society, (2014)Quantizing YOLOv7: A Comprehensive Study., , und . CSICC, Seite 1-5. IEEE, (2023)HVD: horizontal-vertical-diagonal error detecting and correcting code to protect against with soft errors., , , , , und . Des. Autom. Embed. Syst., 15 (3-4): 289-310 (2011)Soft Error Rate Reduction of Combinational Circuits Using Gate Sizing in the Presence of Process Variations., und . IEEE Trans. Very Large Scale Integr. Syst., 25 (1): 247-260 (2017)Timing yield estimation of carbon nanotube-based digital circuits in the presence of nanotube density variation and metallic-nanotubes., , und . ISQED, Seite 703-710. IEEE, (2011)Process Variation Aware Performance Analysis of Asynchronous Circuits Considering Spatial Correlation., , , und . PATMOS, Volume 5953 von Lecture Notes in Computer Science, Seite 5-15. Springer, (2009)