Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Bayesian model fusion: Enabling test cost reduction of analog/RF circuits via wafer-level spatial variation modeling., , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2014)Improving the Accuracy of Test Compaction through Adaptive Test Update., und . ITC, Seite 1. IEEE Computer Society, (2008)Physically-Aware N-Detect Test Pattern Selection., , , und . DATE, Seite 634-639. ACM, (2008)Characterization of Locked Sequential Circuits via ATPG., , , und . ITC-Asia, Seite 97-102. IEEE, (2019)The input pattern fault model and its application., und . ED&TC, Seite 628. IEEE Computer Society, (1997)Defect Modeling Using Fault Tuples., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (11): 2450-2464 (2006)Maintaining Accuracy of Test Compaction through Adaptive Re-learning., und . VTS, Seite 257-263. IEEE Computer Society, (2009)Efficient built-in self test of regular logic characterization vehicles., und . VTS, Seite 1-6. IEEE Computer Society, (2015)Synthesis of Self-Testing Finite State Machines from High-Level Specifications., , und . ITC, Seite 757-766. IEEE Computer Society, (1996)Efficient Test Chip Design via Smart Computation., , , , und . ACM Trans. Design Autom. Electr. Syst., 28 (2): 22:1-22:31 (März 2023)