( en | de | ru )

 

Disambiguierung von "Jin, Xuefan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface.

, , , , und . ESSCIRC, Seite 454-457. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hua Jing

Hong Jin

Li Jin

Depu Jin

Xiufang Jin

 

Weitere Publikationen von Autoren mit dem selben Namen

A 21-Gb/s Dual-Channel Voltage-Mode Transmitter With Stacked NRZ and PAM4 Drivers., , , , und . IEEE Access, (2018)A 17.5-Gb/s transceiver with a MaxEye-based autonomous adaptation., , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)A 3.0 Gb/s clock data recovery circuits based on digital DLL for clock-embedded display interface., , , , und . ESSCIRC, Seite 454-457. IEEE, (2012)A 4-GHz Sub-Harmonically Injection-Locked Phase-Locked Loop With Self-Calibrated Injection Timing and Pulsewidth., , , , , und . IEEE J. Solid State Circuits, 55 (10): 2724-2733 (2020)A 12.5-Gb/s Near-Ground Transceiver Employing a MaxEye Algorithm-Based Adaptation Technique., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (3): 522-530 (2018)A 21-Gb/s Duobinary Transceiver for GDDR Interfaces With an Adaptive Equalizer., , , , , , , und . IEEE J. Solid State Circuits, 57 (10): 3083-3093 (2022)A 4-GHz Sub-harmonically Injection-Locked Phase-Locked Loop with Self-Calibrated Injection Timing and Pulsewidth., , , , und . A-SSCC, Seite 83-86. IEEE, (2019)A digital DLL with 4-cycle lock time and 1/4 NAND-delay accuracy., , , und . A-SSCC, Seite 1-4. IEEE, (2015)A 0.75-3.0-Gb/s Dual-Mode Temperature-Tolerant Referenceless CDR With a Deadzone-Compensated Frequency Detector., , , , , und . IEEE J. Solid State Circuits, 53 (10): 2994-3003 (2018)A 21Gb/s Duobinary Transceiver for GDDR interfaces with an Adaptive Equalizer., , , , , , , und . A-SSCC, Seite 1-3. IEEE, (2021)