( en | de | ru )

 

Disambiguierung von "Williams, Thomas W."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The Total Delay Fault Model and Statistical Delay Fault Coverage.

, , und . IEEE Trans. Computers, 41 (6): 688-698 (1992)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rhys W Williams

Simone Williams

Benjamin Williams

Thomas Herbert Parry- Williams

Jenny Williams

 

Weitere Publikationen von Autoren mit dem selben Namen

Delay Testing Quality in Timing-Optimized Designs., , , und . ITC, Seite 897-905. IEEE Computer Society, (1991)Directed-Binary Search in Logic BIST Diagnostics., , und . DATE, Seite 1121. IEEE Computer Society, (2002)Test Pattern Compression Using Prelude Vectors in Fan-Out Scan Chain with Feedback Architecture., , , und . DATE, Seite 10110-10115. IEEE Computer Society, (2003)Design for Testability: The Path to Deep Submicron.. Asian Test Symposium, IEEE Computer Society, (2005)Using Logic Models To Predict The Detection Behavior Of Statistical Timing Defects., , , , , , und . ITC, Seite 1041-1050. IEEE Computer Society, (2003)Tester retargetable patterns., und . ITC, Seite 721-727. IEEE Computer Society, (2001)Changing the Scan Enable during Shift., , , , , und . VTS, Seite 73-78. IEEE Computer Society, (2004)IDDQ Test: Sensitivity Analysis of Scaling., , , , und . ITC, Seite 786-792. IEEE Computer Society, (1996)On Efficiently and Reliably Achieving Low Defective Part Levels., , und . ITC, Seite 616-625. IEEE Computer Society, (1995)Fast seed computation for reseeding shift register in test pattern compression., , und . ICCAD, Seite 76-81. ACM / IEEE Computer Society, (2002)