( en | de | ru )

 

Disambiguierung von "Deng, Marina"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
InP DHBT test structure optimization towards 110 GHz characterization.

, , , , , , , und . ESSDERC, Seite 320-323. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhiguo Deng

Mario Deng

Ming Deng

Wen Deng

Wanyu Deng

 

Weitere Publikationen von Autoren mit dem selben Namen

InP DHBT Analytical Modeling: Toward THz Transistors., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (11): 4102-4111 (November 2023)Analysis of an Inverter Logic Cell based on 3D Vertical NanoWire Junction-Less Transistors., , , , , , , , , und 2 andere Autor(en). VLSI-SoC, Seite 1-2. IEEE, (2022)3D Logic Cells Design and Results Based on Vertical NWFET Technology Including Tied Compact Model., , , , , , , , , und 1 andere Autor(en). VLSI-SoC (Selected Papers), Volume 621 von IFIP Advances in Information and Communication Technology, Seite 301-321. Springer, (2020)0.4-μm InP/InGaAs DHBT with a 380-GHz $f_T$, > 600-GHz $f_\max$ and BVCE0 > 4.5 V., , , , , , , und . BCICTS, Seite 1-4. IEEE, (2021)2D RF Electronics: from devices to circuits - challenges and applications., , , , , , , , und . DRC, Seite 1-2. IEEE, (2018)3D logic cells design and results based on Vertical NWFET technology including tied compact model., , , , , , , , , und . CoRR, (2020)SPICE Modeling in Verilog-A for Photo-Response in UTC-Photodiodes Targeting Beyond-5G Circuit Design., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (9): 3045-3052 (September 2023)InP DHBT test structure optimization towards 110 GHz characterization., , , , , , , und . ESSDERC, Seite 320-323. IEEE, (2022)Electrothermal modeling of junctionless vertical Si nanowire transistors for 3D logic circuit design., , , , , , , , , und . ESSDERC, Seite 57-60. IEEE, (2023)Electro-Thermal Limitations and Device Degradation of SiGe HBTs with Emphasis on Circuit Performance., , , , , , , , , und 1 andere Autor(en). BCICTS, Seite 1-7. IEEE, (2021)