Autor der Publikation

Circuit lines for guiding the generation of random test sequences for synchronous sequential circuits.

, und . ASP-DAC, Seite 641-646. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Procedures for Static Compaction of Test Sequences for Synchronous Sequential Circuits., und . IEEE Trans. Computers, 49 (6): 596-607 (2000)Static test compaction for delay fault test sets consisting of broadside and skewed-load tests.. VTS, Seite 84-89. IEEE Computer Society, (2011)On clustering of undetectable transition faults in standard-scan circuits.. VTS, Seite 128-133. IEEE Computer Society, (2011)On the Number of Tests to Detect All Path Delay Faults in Combinational Logic Circuits., und . IEEE Trans. Computers, 45 (1): 50-62 (1996)Signal-Transition Patterns of Functional Broadside Tests.. IEEE Trans. Computers, 62 (12): 2544-2549 (2013)On the Switching Activity and Static Test Compaction of Multicycle Scan-Based Tests.. IEEE Trans. Computers, 61 (8): 1179-1188 (2012)On the Role of Hardware Reset in Synchronous Sequential Circuit Test Generation., und . IEEE Trans. Computers, 43 (9): 1100-1105 (1994)On the Computation of Common Test Data for Broadside and Skewed-Load Tests.. IEEE Trans. Computers, 61 (4): 578-583 (2012)Location of Stuck-At Faults and Bridging Faults Based on Circuit Partitioning., und . IEEE Trans. Computers, 47 (10): 1124-1135 (1998)A method for diagnosing implementation errors in synchronous sequential circuits and its implications on synthesis., und . EURO-DAC, Seite 252-258. IEEE Computer Society, (1993)