Autor der Publikation

A New Approach to Test Generation and Test Compaction for Scan Circuits.

, und . DATE, Seite 11000-11005. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Correcting Unidirectional Errors with Nonpositive Hopfield Networks., , und . ICNN, Seite 2933-2938. IEEE, (1995)Layout Resynthesis by Applying Design-for-manufacturability Guidelines to Avoid Low-coverage Areas of a Cell-based Design., , , , und . ACM Trans. Design Autom. Electr. Syst., 24 (4): 42:1-42:19 (2019)Test Generation for Synchronous Sequential Circuits Using Multiple Observation Times., und . FTCS, Seite 52-59. IEEE Computer Society, (1991)EXOP (Extended Operation): A New Logical Fault Model for Digital Circuits., und . FTCS, Seite 166-175. IEEE Computer Society, (1993)Synthesis of Multi-Level Combinational Circuits for Complete Robust Path Delay Fault Testability., , , und . FTCS, Seite 280-287. IEEE Computer Society, (1992)On the design of robust testable CMOS combinational logic circuits., und . FTCS, Seite 220-225. IEEE Computer Society, (1988)A supervised machine learning application in volume diagnosis., , , , , , und . ETS, Seite 1-6. IEEE, (2019)Volume diagnosis data mining., , und . ETS, Seite 1-10. IEEE, (2017)Input test data volume reduction based on test vector chains., und . European Test Symposium, Seite 240. IEEE Computer Society, (2010)Resynthesis for Avoiding Undetectable Faults Based on Design-for-Manufacturability Guidelines., , , , und . DATE, Seite 1022-1027. IEEE, (2019)