( en | de | ru )

 

Disambiguierung von "Kim, Kyoung-Ho"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . A-SSCC, Seite 153-156. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ho-Kyoung Lee

Kyoung-Ja Kim

Su-Kyoung Kim

Kyoung-Nam Kim

Ock-Kyoung Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Single-channel particular voice activity detection for monitoring the violence situations., , , und . RO-MAN, Seite 412-417. IEEE, (2013)Process reverse engineering for BPR: A form-based approach., und . Inf. Manag., 33 (4): 187-200 (1998)Dual-loop 2-step ZQ calibration for dedicated power supply voltage in LPDDR4 SDRAM., , , , , , , , , und 25 andere Autor(en). A-SSCC, Seite 153-156. IEEE, (2017)Security Validation for Data Diode with Reverse Channel., , , und . CRITIS, Volume 10242 von Lecture Notes in Computer Science, Seite 271-282. Springer, (2016)Multimedia Digital Right Management Using Selective Scrambling for Mobile Handset., , , , und . CIS (2), Volume 3802 von Lecture Notes in Computer Science, Seite 1098-1103. Springer, (2005)Numerical analysis of bonding process-induced deformation for 3D package., , und . 3DIC, Seite 1-5. IEEE, (2011)A low-power dual-PFD phase-rotating PLL with a PFD controller for 5Gb/s serial links., , , , und . ISCAS, Seite 2159-2162. IEEE, (2012)A 5-Gbit/s CDR circuit with 1.4 mW multi-PFD phase rotating PLL., , , und . IEICE Electron. Express, 11 (24): 20140828 (2014)Oldie is Goodie: Effective User Retention by In-game Promotion Event Analysis., und . CHI PLAY (Companion), Seite 171-180. ACM, (2019)25.2 A 16Gb Sub-1V 7.14Gb/s/pin LPDDR5 SDRAM Applying a Mosaic Architecture with a Short-Feedback 1-Tap DFE, an FSS Bus with Low-Level Swing and an Adaptively Controlled Body Biasing in a 3rd-Generation 10nm DRAM., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 346-348. IEEE, (2021)