( en | de | ru )

 

Disambiguierung von "Mori, Ryo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 28 nm High-k/MG Heterogeneous Multi-Core Mobile Application Processor With 2 GHz Cores and Low-Power 1 GHz Cores.

, , , , , , , , , , , , und . IEEE J. Solid State Circuits, 50 (1): 92-101 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ryoko Mori

Ryo Sugihara

Ryo Kohsaka

Takahito Mori

Jong Won Ryoo

 

Weitere Publikationen von Autoren mit dem selben Namen

Testability improvement for 12.8 GB/s Wide IO DRAM controller by small area pre-bonding TSV tests and a 1 GHz sampled fully digital noise monitor., , , , , , , , , und 3 andere Autor(en). CICC, Seite 1-4. IEEE, (2013)A 123μW standby power technique with EM-tolerant 1.8V I/O NMOS power switch in 28nm HKMG technology., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2012)In-Situ Measurement of Supply-Noise Maps With Millivolt Accuracy and Nanosecond-Order Time Resolution., , , , , , , und . IEEE J. Solid State Circuits, 42 (4): 784-789 (2007)A 28 nm High-k/MG Heterogeneous Multi-Core Mobile Application Processor With 2 GHz Cores and Low-Power 1 GHz Cores., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 92-101 (2015)10.2 A 28nm HPM heterogeneous multi-core mobile application processor with 2GHz cores and low-power 1GHz cores., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 178-179. IEEE, (2014)Design Challenges in 3-D SoC Stacked With a 12.8 GB/s TSV Wide I/O DRAM., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 364-372 (2016)High density and reliable packaging technology with Non Conductive Film for 3D/TSV., , , , , , , , , und 2 andere Autor(en). 3DIC, Seite 1-7. IEEE, (2013)