( en | de | ru )

 

Disambiguierung von "Anand, Bulusu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
The impact of process-induced mechanical stress in narrow width devices and variable-taper CMOS buffer design.

, , und . Microelectron. Reliab., 53 (5): 718-724 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Davinder Kumar Anand

Amar Frank Anand

Madhankumar Anandhakrishnan

Anand Raghavachar

Anand Roy

 

Weitere Publikationen von Autoren mit dem selben Namen

An efficient method for ECSM characterization of CMOS inverter in nanometer range technologies., , , und . ISQED, Seite 665-669. IEEE, (2013)A Variation Aware Jitter Estimation Methodology in ROs Considering Over/Undershoots in NTV Regime., , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (3): 1557-1561 (2022)Phase Noise Analysis of Separately Driven Ring Oscillators., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (11): 4415-4428 (2022)Impact of Dummy Poly on the Process-Induced Mechanical Stress Enhanced Circuit Performance., , und . VDAT, Volume 7373 von Lecture Notes in Computer Science, Seite 357-359. Springer, (2012)Tutorial T6: FinFET Device Circuit Co-design: Issues and Challenges., und . VLSID, Seite 12-13. IEEE Computer Society, (2015)Design optimization Using Symmetric/Asymmetric Spacer for 14 nm Multi-Fin Tri-gate Fin-FET for Mid-Band 5G Applications., , , , , , und . VLSID, Seite 292-296. IEEE, (2022)Design and Realization of High-Speed Low-Noise Multi-Loop Skew-Based ROs Optimized for Even/Odd Multi-Phase Signals., , , , , und . IEEE Trans. Circuits Syst., 67-II (11): 2352-2356 (2020)Impact of Random Spatial Fluctuation in Non-Uniform Crystalline Phases on Multidomain MFIM Capacitor and Negative Capacitance FDSOI., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 23-1. IEEE, (2022)Investigation of Body Bias Impact in Si/SiGe Heterojunction Line TFETs: A Physical Insight., und . ISCAS, Seite 1-5. IEEE, (2023)An accurate current source model for CMOS based combinational logic cell., , , , und . ISQED, Seite 561-565. IEEE, (2012)