( en | de | ru )

 

Disambiguierung von "Horowitz, Mark"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
AHA: An Agile Approach to the Design of Coarse-Grained Reconfigurable Accelerators and Compilers.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ACM Trans. Embed. Comput. Syst., 22 (2): 35:1-35:34 (März 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Flavio Horowitz

Alexander Horowitz

Pinchas Horowitz

Pinchas Horowitz

Avner Horowitz

 

Weitere Publikationen von Autoren mit dem selben Namen

A 0.4-4-Gb/s CMOS quad transceiver cell using on-chip regulated dual-loop PLLs., , , , , , , und . IEEE J. Solid State Circuits, 38 (5): 747-754 (2003)A 700-Mb/s/pin CMOS signaling interface using current integrating receivers., und . IEEE J. Solid State Circuits, 32 (5): 681-690 (1997)Towards an explanatory and computational theory of scientific discovery, , , , , und . CoRR, (2009)Rigel: flexible multi-rate image processing hardware., , , , , und . ACM Trans. Graph., 35 (4): 85:1-85:11 (2016)An Analytical Cache Model., , und . ACM Trans. Comput. Syst., 7 (2): 184-215 (1989)Tiny Tera: a packet switch core., , , , und . IEEE Micro, 17 (1): 26-33 (1997)Unified Buffer: Compiling Image Processing and Machine Learning Applications to Push-Memory Accelerators., , , , , , , und . ACM Trans. Archit. Code Optim., 20 (2): 26:1-26:26 (Juni 2023)AHA: An Agile Approach to the Design of Coarse-Grained Reconfigurable Accelerators and Compilers., , , , , , , , , und 23 andere Autor(en). ACM Trans. Embed. Comput. Syst., 22 (2): 35:1-35:34 (März 2023)The Sparse Abstract Machine., , , , , , , und . CoRR, (2022)A high-speed, low-power 3D-SRAM architecture., , und . CICC, Seite 201-204. IEEE, (2008)