Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Are advanced DfT structures sufficient for preventing scan-attacks?, , , und . VTS, Seite 246-251. IEEE Computer Society, (2012)A smart test controller for scan chains in secure circuits., , , und . IOLTS, Seite 228-229. IEEE, (2013)Laser-induced fault effects in security-dedicated circuits., , , , , , , , , und 9 andere Autor(en). VLSI-SoC, Seite 1-6. IEEE, (2014)Automatic Synthesis of BISTed Data Paths From High Level Specification., , und . EDAC-ETC-EUROASIC, Seite 591-598. IEEE Computer Society, (1994)A Method for Trading off Test Time, Area and Fault Coverage in Datapath BIST Synthesis., , und . J. Electron. Test., 17 (3-4): 331-339 (2001)Preventing Scan Attacks on Secure Circuits Through Scan Chain Encryption., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (3): 538-550 (2019)A Reliable Architecture for Parallel Implementations of the Advanced Encryption Standard., , , und . J. Electron. Test., 25 (4-5): 269-278 (2009)A Lightweight, Plug-and-Play and Autonomous JTAG Authentication IP for Secure Device Testing., , , , , und . ETS, Seite 1-4. IEEE, (2022)Execution time reduction of Differential Power Analysis experiments., , und . LATW, Seite 1-5. IEEE, (2009)3D DFT Challenges and Solutions., , , , , und . ISVLSI, Seite 603-608. IEEE Computer Society, (2015)