Autor der Publikation

Minimizing Defective Part Level Using a Linear Programming-Based Optimal Test Selection Method.

, , , und . Asian Test Symposium, Seite 354-359. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Test Generation for Highly Sequential Scan-Testable Circuits Through Logic Transformation., , und . ITC, Seite 561-565. IEEE Computer Society, (1981)An Efficient Delay Test Generation System for Combinational Logic Circuits., und . DAC, Seite 522-528. IEEE Computer Society Press, (1990)The Influences of Fault Type and Topology on Fault Model Performance and the Implications to Test and Testable Design., und . DAC, Seite 673-678. IEEE Computer Society Press, (1990)Heuristics to Compute Variable Orderings for Efficient Manipulation of Ordered Binary Decision Diagrams., , , und . DAC, Seite 417-420. ACM, (1991)A Deterministic Approach to Adjacency Testing for Delay Faults., und . DAC, Seite 351-356. ACM Press, (1989)A Method of Delay Fault Test Generation., und . DAC, Seite 90-95. ACM, (1988)Iddq Testing for High Performance CMOS - The Next Ten Years., , , , und . ED&TC, Seite 578-583. IEEE Computer Society, (1996)Function-Based Dynamic Compaction and its Impact on Test Set Sizes., , und . DFT, Seite 167-174. IEEE Computer Society, (2003)Using Functional Information and Strategy Switching in Sequential ATPG., und . ICCD, Seite 254-260. IEEE Computer Society, (1996)On the decline of testing efficiency as fault coverage approaches 100%., , , und . VTS, Seite 74-83. IEEE Computer Society, (1995)