( en | de | ru )

 

Disambiguierung von "Hsu, Tzu-Hsuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Symmetrical buffered clock-tree synthesis with supply-voltage alignment.

, , , , und . ASP-DAC, Seite 447-452. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mathäus Tzurmbakis

Tien-Yi Tzung

Hsuan-Erh Chen

Eric Hsu

Yüanfang Hsü

 

Weitere Publikationen von Autoren mit dem selben Namen

First Study of P-Channel Vertical Split-Gate Flash Memory Device with Various Electron and Hole Injection Methods and Potential Future Possibility to Enable Functional Memory Circuits., , , , , und . IMW, Seite 1-4. IEEE, (2021)Graph Attention Transformer for Unsupervised Multivariate Time Series Anomaly Detection., , und . MACLEAN@PKDD/ECML, Volume 3343 von CEUR Workshop Proceedings, CEUR-WS.org, (2022)Using UTAUT, TTF, and PR integrating models to evaluate employees' acceptance and behavioral intention of PHM-based system in the military industry., , , und . ICPHM, Seite 88-93. IEEE, (2022)A Simulation Study of Scaling Capability toward 10nm for the 3D Stackable Gate-Controlled Thyristor (GCT) DRAM Device., , , , und . IMW, Seite 1-4. IEEE, (2023)Using condition flag prediction to improve the performance of out-of-order processors., , und . ISCAS, Seite 1240-1243. IEEE, (2013)Write-In-Place Operation and It's Advantages to Upgrade the 3D AND-type Flash Memory Performances., , , , , und . IMW, Seite 1-4. IEEE, (2021)Symmetrical buffered clock-tree synthesis with supply-voltage alignment., , , , und . ASP-DAC, Seite 447-452. IEEE, (2013)Design of Computing-in-Memory (CIM) with Vertical Split-Gate Flash Memory for Deep Neural Network (DNN) Inference Accelerator., , , , , und . ISCAS, Seite 1-4. IEEE, (2021)