Autor der Publikation

A Unified Design Space for Regular Parallel Prefix Adders.

, und . DATE, Seite 1386-1387. IEEE Computer Society, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Graphene Devices, Interconnect and Circuits - Challenges and Opportunities., , , und . ISCAS, Seite 69-72. IEEE, (2009)A post-silicon hold time closure technique using data-path tunable-buffers for variation-tolerance in sub-threshold designs., , , , und . ISQED, Seite 341-346. IEEE, (2018)Improving SRAM Vmin and yield by using variation-aware BTI stress., , , , , und . CICC, Seite 1-4. IEEE, (2010)FlashPower: A detailed power model for NAND flash memory., , und . DATE, Seite 502-507. IEEE Computer Society, (2010)A new taxonomy for reconfigurable prefix adders., und . ISCAS, Seite 1227-1230. IEEE, (2012)Accurate, Pre-RTL Temperature-Aware Design Using a Parameterized, Geometric Thermal Model., , , , und . IEEE Trans. Computers, 57 (9): 1277-1288 (2008)Analog VLSI for robot path planning., , , und . J. VLSI Signal Process., 8 (1): 61-73 (1994)Tolerating the Consequences of Multiple EM-Induced C4 Bump Failures., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (6): 2335-2344 (2016)Low-power encodings for global communication in CMOS VLSI., und . IEEE Trans. Very Large Scale Integr. Syst., 5 (4): 444-455 (1997)Using Intradisk Parallelism to Build Energy-Efficient Storage Systems., , und . IEEE Micro, 29 (1): 50-61 (2009)