( en | de | ru )

 

Disambiguierung von "Asada, Kunihiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Gate-level process variation offset technique by using dual voltage supplies to achieve near-threshold energy efficient operation.

, , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kunihiro Jojima

 

Weitere Publikationen von Autoren mit dem selben Namen

Fully automated PLL compiler generating final GDS from specification., und . ISQED, Seite 437-442. IEEE, (2016)Spatial resolution improvement for point light source detection in scintillator cube using SPAD array with multi pinholes., , , , und . IEICE Electron. Express, 16 (19): 20190390 (2019)Autonomous di/dt Control of Power Supply for Margin Aware Operation., , und . IEICE Trans. Electron., 89-C (11): 1689-1694 (2006)A CMOS Broadband Transceiver with On-Chip Antenna Array and Built-In Pulse-Delay Calibration for Millimeter-Wave Imaging Applications., und . IEICE Trans. Electron., 100-C (12): 1078-1086 (2017)Cascaded Time Difference Amplifier with Differential Logic Delay Cell., , , , und . IEICE Trans. Electron., 94-C (4): 654-662 (2011)All-Digital On-Chip Monitor for PMOS and NMOS Process Variability Utilizing Buffer Ring with Pulse Counter., , , , und . IEICE Trans. Electron., 94-C (4): 487-494 (2011)Exact Minimum-Width Transistor Placement for Dual and Non-dual CMOS Cells., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 88-A (12): 3485-3491 (2005)A 0.25-µm Si-Ge Fully Integrated Pulse Transmitter with On-Chip Loop Antenna Array towards Beam-Formability for Millimeter-Wave Active Imaging., , und . IEICE Trans. Electron., 94-C (10): 1626-1633 (2011)Feedforward Active Substrate Noise Cancelling Based on di/dt of Power Supply., , und . IEICE Trans. Electron., 89-C (3): 364-369 (2006)A Gate Delay Mismatch Tolerant Time-Mode Analog Accumulator Using a Delay Line Ring., , , und . IEICE Trans. Electron., 100-C (9): 736-745 (2017)