( en | de | ru )

 

Disambiguierung von "Na, Byongwook"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
13.2 A 32Gb 8.0Gb/s/pin DDR5 SDRAM with a Symmetric-Mosaic Architecture in a 5th-Generation 10nm DRAM Process.

, , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , , und . ISSCC, Seite 234-236. IEEE, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Na Na r

Na Wei

Na Zhang

Na Lin

Chongning Na

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8.5-Gb/s/Pin 12-Gb LPDDR5 SDRAM With a Hybrid-Bank Architecture, Low Power, and Speed-Boosting Techniques., , , , , , , , , und 18 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 212-224 (2021)A 7.5Gb/s/pin LPDDR5 SDRAM With WCK Clocking and Non-Target ODT for High Speed and With DVFS, Internal Data Copy, and Deep-Sleep Mode for Low Power., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 378-380. IEEE, (2019)A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM With Various High-Speed and Low-Power Techniques., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 157-166 (2020)13.2 A 32Gb 8.0Gb/s/pin DDR5 SDRAM with a Symmetric-Mosaic Architecture in a 5th-Generation 10nm DRAM Process., , , , , , , , , und 27 andere Autor(en). ISSCC, Seite 234-236. IEEE, (2024)25.2 A 16Gb Sub-1V 7.14Gb/s/pin LPDDR5 SDRAM Applying a Mosaic Architecture with a Short-Feedback 1-Tap DFE, an FSS Bus with Low-Level Swing and an Adaptively Controlled Body Biasing in a 3rd-Generation 10nm DRAM., , , , , , , , , und 24 andere Autor(en). ISSCC, Seite 346-348. IEEE, (2021)A 1.2 V 12.8 GB/s 2 Gb Mobile Wide-I/O DRAM With 4 × 128 I/Os Using TSV Based Stacking., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 47 (1): 107-116 (2012)A 1.2V 12.8GB/s 2Gb mobile Wide-I/O DRAM with 4×128 I/Os using TSV-based stacking., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 496-498. IEEE, (2011)22.2 An 8.5Gb/s/pin 12Gb-LPDDR5 SDRAM with a Hybrid-Bank Architecture using Skew-Tolerant, Low-Power and Speed-Boosting Techniques in a 2nd generation 10nm DRAM Process., , , , , , , , , und 29 andere Autor(en). ISSCC, Seite 382-384. IEEE, (2020)