Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Evaluating Forksheet FET Reliability Concerns by Experimental Comparison with Co-integrated Nanosheets., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 5. IEEE, (2022)Novel Low Thermal Budget CMOS RMG: Performance and Reliability Benchmark Against Conventional High Thermal Budget Gate Stack Solutions., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Novel low thermal budget gate stack solutions for BTI reliability in future Logic Device technologies : Invited paper., , , , , , , , , und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2021)Low-power DRAM-compatible Replacement Gate High-k/Metal Gate stacks., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 242-245. IEEE, (2012)Understanding the Basic Advantages of Bulk FinFETs for Sub- and Near-Threshold Logic Circuits From Device Measurements., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (7): 439-442 (2012)Nanosheet-based Complementary Field-Effect Transistors (CFETs) at 48nm Gate Pitch, and Middle Dielectric Isolation to enable CFET Inner Spacer Formation and Multi-Vt Patterning., , , , , , , , , und 30 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Molybdenum Nitride as a Scalable and Thermally Stable pWFM for CFET., , , , , , , , , und 11 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Innovations in Transistor Architecture and Device Connectivity for Advanced Logic Scaling., , , , , , , und . ICICDT, Seite 51-54. IEEE, (2022)Bias Temperature Instability (BTI) of High-Voltage Devices for Memory Periphery., , , , , , , , , und 7 andere Autor(en). IRPS, Seite 1-6. IEEE, (2022)Experimental evidences and simulations of trap generation along a percolation path., , , , , , , , , und . ESSDERC, Seite 226-229. IEEE, (2015)