Autor der Publikation

A Timing Yield Model for SRAM Cells at Sub/Near-Threshold Voltages Based on a Compact Drain Current Model.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (4): 1223-1234 (April 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Lowering the Hit Latencies of Low Voltage Caches Based on the Cross-Sensing Timing Speculation SRAM., , , , und . IEEE Access, (2019)Detecting the phase behavior on cache performance using the reuse distance vectors., , , und . J. Syst. Archit., (2018)Cortical activation during executed, imagined, observed, and passive wrist movements in healthy volunteers and stroke patients., , , und . NeuroImage, 62 (1): 266-280 (2012)TYMER: A Yield-based Performance Model for Timing-speculation SRAM., , , , , und . DAC, Seite 1-6. IEEE, (2020)MRI fuzzy segmentation of brain tissue using neighborhood attraction with neural-network optimization., , , und . IEEE Trans. Inf. Technol. Biomed., 9 (3): 459-467 (2005)Evaluation of the effective connectivity of supplementary motor areas during motor imagery using Granger causality mapping., , , , und . NeuroImage, 47 (4): 1844-1853 (2009)SRAM-PG: Power Delivery Network Benchmarks from SRAM Circuits., , und . CoRR, (2024)TS Cache: A Fast Cache with Timing-speculation Mechanism Under Low Supply Voltages., , , , , , und . CoRR, (2019)A Single-Ended Offset-Canceling Sense Amplifier Enabling Wide-Voltage Operations., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 1139-1143 (März 2023)A Timing Yield Model for SRAM Cells in Sub/Near-threshold Voltages Based on A Compact Drain Current Model., , , und . CoRR, (2022)