( en | de | ru )

 

Disambiguierung von "Lappas, Jan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An In-DRAM Neural Network Processing Engine.

, , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gertraud Lappas

Ingo Lappas

Marc Lappas

Georgios Lappas

Norbert Lappas

 

Weitere Publikationen von Autoren mit dem selben Namen

Correction to: Efficient Hardware Architectures for 1D- and MD-LSTM Networks., , , , , und . J. Signal Process. Syst., 93 (12): 1467 (2021)A Novel DRAM Architecture for Improved Bandwidth Utilization and Latency Reduction Using Dual-Page Operation., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 68 (5): 1615-1619 (2021)Investigation of Pass Transistor Logic in a 12nm FinFET CMOS Technology., , , , , , und . ICECS 2022, Seite 1-4. IEEE, (2022)A Weighted Current Summation Based Mixed Signal DRAM-PIM Architecture for Deep Neural Network Inference., , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 12 (2): 367-380 (2022)Machine learning based soft error rate estimation of pass transistor logic in high-speed communication., , , , , , , und . ETS, Seite 1-4. IEEE, (2022)A Lean, Low Power, Low Latency DRAM Memory Controller for Transprecision Computing., , , , , und . SAMOS, Volume 11733 von Lecture Notes in Computer Science, Seite 429-441. Springer, (2019)An In-DRAM Neural Network Processing Engine., , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)Efficient Hardware Architectures for 1D- and MD-LSTM Networks., , , , , und . J. Signal Process. Syst., 92 (11): 1219-1245 (2020)Revisiting Pass-Transistor Logic Styles in a 12nm FinFET Technology Node., , , , , , und . DATE, Seite 1083-1084. IEEE, (2022)