Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 12.9-to-15.1GHz Digital PLL Based on a Bang-Bang Phase Detector with Adaptively Optimized Noise Shaping Achieving 107.6fs Integrated Jitter.

M. Mercandelli, A. Santiccioli, S. Dartizio, A. Shehata, F. Tesolin, S. Karman, L. Bertulessi, F. Buccoleri, L. Avallone, A. Parisi, A. Lacaita, M. Kennedy, C. Samori, und S. Levantino. ISSCC, Seite 445-447. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Karman Raabe

Saleh Ba-Saleh

Orwah Saleh

Keykhosrow Salehpour

Ahmad Muhammad Saleh

Weitere Publikationen von Autoren mit dem selben Namen

Jitter Minimization in Digital PLLs with Mid-Rise TDCs.L. Avallone, M. Kennedy, S. Karman, C. Samori, und S. Levantino. IEEE Trans. Circuits Syst. I Regul. Pap., 67-I (3): 743-752 (2020)Multi-core frequency synthesizers for MM-wave communications.S. Karman. Polytechnic University of Milan, Italy, (2021)32.8 A 98.4fs-Jitter 12.9-to-15.1GHz PLL-Based LO Phase-Shifting System with Digital Background Phase-Offset Correction for Integrated Phased Arrays.A. Santiccioli, M. Mercandelli, S. Dartizio, F. Tesolin, S. Karman, A. Shehata, L. Bertulessi, F. Buccoleri, L. Avallone, A. Parisi und 5 andere Autor(en). ISSCC, Seite 456-458. IEEE, (2021)A 12.9-to-15.1GHz Digital PLL Based on a Bang-Bang Phase Detector with Adaptively Optimized Noise Shaping Achieving 107.6fs Integrated Jitter.M. Mercandelli, A. Santiccioli, S. Dartizio, A. Shehata, F. Tesolin, S. Karman, L. Bertulessi, F. Buccoleri, L. Avallone, A. Parisi und 4 andere Autor(en). ISSCC, Seite 445-447. IEEE, (2021)A 30-GHz Digital Sub-Sampling Fractional- $N$ PLL With -238.6-dB Jitter-Power Figure of Merit in 65-nm LP CMOS.L. Bertulessi, S. Karman, D. Cherniak, A. Garghetti, C. Samori, A. Lacaita, und S. Levantino. IEEE J. Solid State Circuits, 54 (12): 3493-3502 (2019)A 30GHz Digital Sub-Sampling Fractional-N PLL with 198fsrms Jitter in 65nm LP CMOS.L. Grimaldi, L. Bertulessi, S. Karman, D. Cherniak, A. Garghetti, C. Samori, A. Lacaita, und S. Levantino. ISSCC, Seite 268-270. IEEE, (2019)A 12.9-to-15.1-GHz Digital PLL Based on a Bang-Bang Phase Detector With Adaptively Optimized Noise Shaping.S. Dartizio, F. Tesolin, M. Mercandelli, A. Santiccioli, A. Shehata, S. Karman, L. Bertulessi, F. Buccoleri, L. Avallone, A. Parisi und 4 andere Autor(en). IEEE J. Solid State Circuits, 57 (6): 1723-1735 (2022)A Novel Topology of Coupled Phase-Locked Loops.S. Karman, F. Tesolin, S. Levantino, und C. Samori. IEEE Trans. Circuits Syst. I Regul. Pap., 68 (3): 989-997 (2021)

BibSonomy

Disambiguierung von "Karman, Saleh"