( en | de | ru )

 

Disambiguierung von "Zachariah, Sujit T."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Experimental Evaluation of Scan Tests for Bridges.

, , , , und . ITC, Seite 509-518. IEEE Computer Society, (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sujit Majumder

Nishant Zachariah

Sascha Sem Zachariah

Marina Elisabeth Zachariah

Sujit Kumar Dora

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable and efficient methodology to extract two node bridges from large industrial circuits., und . ITC, Seite 750-759. IEEE Computer Society, (2000)Layout Analysis to Extract Open Nets Caused by Systematic Failure Mechanisms., , , , , und . VTS, Seite 367-372. IEEE Computer Society, (2002)A Novel Algorithm for Multi-Node Bridge Analysis of Large VLSI Circuits., und . VLSI Design, Seite 333-338. IEEE Computer Society, (2001)Logic proximity bridges., , , und . ITC, Seite 10. IEEE Computer Society, (2005)Experimental Evaluation of Scan Tests for Bridges., , , , und . ITC, Seite 509-518. IEEE Computer Society, (2002)Extraction of two-node bridges from large industrial circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 23 (3): 433-439 (2004)On Modeling Cross-Talk Faults., , , und . DATE, Seite 10490-10495. IEEE Computer Society, (2003)A novel algorithm to extract two-node bridges., , und . DAC, Seite 790-793. ACM, (2000)Test Challenges in Nanometer Technologies., , , und . J. Electron. Test., 17 (3-4): 209-218 (2001)Physical Design Trends and Layout-Based Fault Modeling., , , und . VLSI Design, Seite 6-8. IEEE Computer Society, (2004)