Autor der Publikation

Strategically Locating Wildlife Crossing Structures for Florida Panthers Using Maximal Covering Approaches.

, , , , , und . Trans. GIS, 18 (1): 46-65 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 7 Gb/s/pin 1 Gbit GDDR5 SDRAM With 2.5 ns Bank to Bank Active Time and No Bank Group Restriction., , , , , , , , , und 20 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 107-118 (2011)A 7Gb/s/pin GDDR5 SDRAM with 2.5ns bank-to-bank active time and no bank-group restriction., , , , , , , , , und 20 andere Autor(en). ISSCC, Seite 434-435. IEEE, (2010)QE BERT: Bilingual BERT Using Multi-task Learning for Neural Quality Estimation., , , und . WMT (3), Seite 85-89. Association for Computational Linguistics, (2019)The Effect of Presentation on Visual Working Memory., , und . HCI (26), Volume 434 von Communications in Computer and Information Science, Seite 346-350. Springer, (2014)Genome sequence of the hot pepper provides insights into the evolution of pungency in Capsicum species, , , , , , , , , und 61 andere Autor(en). Nat. Genet., (2014)A 512-Gb 3-b/Cell 64-Stacked WL 3-D-NAND Flash Memory., , , , , , , , , und 20 andere Autor(en). IEEE J. Solid State Circuits, 53 (1): 124-133 (2018)Video Indexing and Retrieval using the Cauchy Function and the Modified Hausdorff Distance., , und . SIP, Seite 309-314. IASTED/ACTA Press, (2003)An 80nm 4Gb/s/pin 32b 512Mb GDDR4 Graphics DRAM with Low-Power and Low-Noise Data-Bus Inversion., , , , , , , , , und 19 andere Autor(en). ISSCC, Seite 492-617. IEEE, (2007)Optimal determination of force field parameters for reduced molecular dynamics model., , , und . Comput. Phys. Commun., (2019)An 80 nm 4 Gb/s/pin 32 bit 512 Mb GDDR4 Graphics DRAM With Low Power and Low Noise Data Bus Inversion., , , , , , , , , und 14 andere Autor(en). IEEE J. Solid State Circuits, 43 (1): 121-131 (2008)